Datum                                                      klaar

Devices                          Maandag 11 september        Paul, Fokko, Wesley             90 %

Basis VHDL                  Maandag 18 september        Paul                                      100 %

State machines               Maandag 25 september       Fokko                                    90 %

Synthese                       Maandag 2 oktober              Wesly                                    80 %

Kennisdossier               Vrijdag 20 oktober          Paul, Fokko, Wesley                    70 %

Werkopdracht 1           Vrijdag 20 oktober          Paul, Fokko, Wesley                    80%